

⑫ 公開特許公報(A) 平4-180640

⑤Int. Cl.⁵

H 01 L 21/60

識別記号

3 2 1 E

庁内整理番号

6918-4M

⑬公開 平成4年(1992)6月26日

審査請求 未請求 請求項の数 1 (全2頁)

⑭発明の名称 半導体素子の配線方法

⑮特 願 平2-309711

⑯出 願 平2(1990)11月15日

⑰発 明 者 石 川 洋 一 山形県山形市北町4丁目12番12号 山形日本電気株式会社
内

⑱出 願 人 山形日本電気株式会社 山形県山形市北町4丁目12番12号

⑲代 理 人 弁理士 内 原 晋

明 細 書

発明の名称

半導体素子の配線方法

特許請求の範囲

半導体素子が形成されてパッケージのチップアイランド上に接着されたチップの電極端子位置に該当する領域とパッケージのリード端子位置に該当する領域との間を結んだ配線が予め施されている結合板を、前記チップに被せて前記チップの電極端及び前記リード端子と前記結合板の配線とを接着することを特徴とする半導体素子の配線方法。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体素子の配線に関するものである。

〔従来の技術〕

従来、半導体素子の配線に於いては、極細線(ボンディング線)を用いてチップ側の電極端子とパッケージ側のリード端子との接続を行なうか、あるいは、パッケージ側のリード端子にはんだを介してチップを接続するフリップチップ接続といわれる配線を行なっていた。

〔発明が解決しようとする課題〕

上述した従来の配線方法のうち、極細線を用いた配線では、配線本数分の極細線を1本ずつ配線しなければならず、配線本数が多いほど長い配線時間を要するという欠点があり、フリップチップ接続では、チップの電極端子とパッケージのリード端子の接続にはんだが必要である為、端子間距離が大きくとれず、また、一般のリードフレームを使った集積回路(IC)に適用しようとする、チップの電極端子及びパッケージのリード端子の形状変更が必要となるという欠点をもっている。

上述したように、従来の配線方法では、配線本数が多いほど、長い配線時間を要したり、従来の

チップ端子やリード端子の形状変更が必要なのに
対し、本発明は、配線本数にかかわらず1回の配
線動作で配線を行なうことができ、しかも従来の
チップ端子やリード端子を変更することなく使用
できるという配線方法を提供するものである。

〔課題を解決するための手段〕

本発明の半導体素子の配線方法は、チップとリ
ードとを配線する為の導線を予め表面に設けた結
合板をチップに被せ、複数のチップ側電極端子及
びパッケージ側リード端子と導線とを、超音波圧
着などにより1回で接合させることを特徴とする
方法である。

〔実施例〕

次に、本発明について図面を参照して説明す
る。

第1図は本発明の実施例を示す断面図、第2図
は第1図の平面図である。

第1図、第2図に示すように、結合板1の下
面に、チップ3の電極端子4とパッケージのリード
端子5とを導通させる為の導線2が、電極端子4

とリード端子5とを結ぶ位置にプリントされてお
り、結合板1を位置決めしてから、チップ3及び
チップアイランド6及びリード端子5の上から押
しかぶせ、超音波圧着などにより接合することに
よって複数の電極端子4とリード端子5とを、一
度に配線する。

〔発明の効果〕

以上説明したように、本発明は、下面に導線を
プリントした結合板を使用して配線を行なうの
で、複数の配線が一度にできる効果がある。

図面の簡単な説明

第1図は本発明の実施例の断面図、第2図は、
第1図の平面図である。

1…結合板、2…導線、3…チップ、4…チッ
プの電極端子、5…リード端子、6…チップアイ
ランド。

代理人 弁理士 内 原 晋

